5-4　ハードウェアリセット機能

ハードウェアリセット機能は、電池交換時や動作中にビジュアルメモリを初期化する機能です。

---

5-4-1　端子による外部リセット機能

---

端子に‘L’レベルの信号を200μs以上入れることで、確実にリセットがかかります。

しかし、わずかな幅の‘L’レベル信号が入ってリセットがかかることがあるので注意してください。

リセット回路の構成を、図87のとおりです。


▽ リセット回路ブロック図(図87)


---

---

5-4-2　リセット時のハードウェア状態

---

端子からのリセットが発生すると、システムクロックに同期したリセット信号により、各ハードウェアが初期化されます。

リセットがかかると、システムクロックはRC発振に切り換わります。このため電源投入直後に、ハードウェアの初期化が行われます。

リセット時、プログラムカウンタ（PC）の値は、0000Hになります。また、特殊機能レジスタ（SFR）は、表17のとおりに初期化されます。

なお、RAM、作業用RAM、スタックポインタ、XRAMの内容は保持されます。

初期値は、リセット後BIOSが初期化したあとの値です。

▽ 各特殊機能レジスタの初期値(表17)


---

シンボル	アドレス	R/W	名称	初期値	掲載ページ
RAM (バンク0)	000H-0FFH	R/W	データメモリ	XXXXXXXX （リセット時は保持）	43
RAM (バンク1)	000-0FFH	R/W	データメモリ	XXXXXXXX （リセット時は保持）	43
ACC	100H	R/W	アキュムレーター	00000000	50
PSW	101H	R/W	プログラムステータスワード	00H00000	52
B	102H	R/W	Bレジスタ	00000000	51
C	103H	R/W	Cレジスタ	00000000	51
TRL	104H	R/W	テーブル参照レジスタ下位バイト	00000000	54
TRH	105H	R/W	テーブル参照レジスタ上位バイト	00000000	54
SP	106H	R/W	スタックポインタ	XXXXXXXX	53
PCON	107H	R/W	パワー制御レジスタ	HHHHHH00	158
IE	108H	R/W	マスター割り込み許可制御レジスタ	0HHHHH00	138
IP	109H	R/W	割り込み優先順位制御レジスタ	00000000	151
EXT	10DH	R/W	外部メモリ制御レジスタ	HHHH0000	−
OCR	10EH	R/W	発振制御レジスタ	0H00HH00	156
T0CNT	110H	R/W	タイマー0制御レジスタ	00000000	67
T0PRR	111H	R/W	タイマー0プリスケーラデータ	00000000	71
T0L	112H	R	タイマー0下位	00000000	71
T0LR	113H	R/W	タイマー下位リロードデータ	00000000	71
T0H	114H	R	タイマー0上位	00000000	72
T0HR	115H	R/W	タイマー0上位リロードデータ	00000000	72
T1CNT	118H	R/W	タイマー1制御レジスタ	00000000	83
T1LC	11AH	R/W	タイマー1下位比較データ	00000000	86
T1L	11BH	R	タイマー1下位	00000000	85
T1LR		W	タイマー1下位リロードデータ	00000000	85
T1HC	11CH	R/W	タイマー1上位比較データ	00000000	87
T1H	11DH	R	タイマー1上位	00000000	86
T1HR		W	タイマー1上位リロードデータ	00000000	86
MCR	120H	W	モード制御レジスタ	00000000	127
STAD	122H	R/W	スタートアドレスレジスタ	00000000	129
CNR	123H	W	文字数レジスタ	H0000000	130
TDR	124H	W	時分割レジスタ	HH000000	130
XBNK	125H	R/W	パンクアドレスレジスタ	HHHHHH00	130
VCCR	127H	W	液晶コントラスト制御レジスタ	00000000	131
SCON0	130H	R/W	SI00制御レジスタ	00H00000	108
SBUF0	131H	R/W	SI00バッファ	00000000	113
SBR	132H	R/W	SI0ポーレートジェネレータ	00000000	113

シンボル	アドレス	R/W	名称	初期値	掲載ページ
SCON1	134H	R/W	SI01制御レジスタ	00000000	111
SBUF1	135H	R/W	SI01バッファ	00000000	113
P1	144H	R/W	ポート1ラッチ	00000000	58
P1DDR	145H	W	ポート1ラッチデータディレクションレジスタ	00000000	58
P1FCR	146H	W	ポート1機能制御レジスタ	10111111	59
P3DDR	14DH	W	ポート3データディレクションレジスタ	00000000	62
P3INT	14EH	R/W	ポート3割込み機能制御レジスタ	11111101	62
P7	15CH	R	ポート7ラッチ	HHHHXXXX	64
I01CR	15DH	R/W	外部割込み0,1制御	00000000	135
I23CR	15EH	R/W	外部割込み2,3制御	00000000	137
ISL	15FH	R/W	入力信号選択	11000000	138
VSEL	163H	R/W	制御レジスタ	11111100	143
VRMAD1	164H	R/W	システム用アドレスレジスタ1	00000000	144
VRMAD2	165H	R/W	システム用アドレスレジスタ2	HHHHHHH0	144
VTRBF	166H	R/W	送受信バッファ	XXXXXXXX	144
BTCR	17FH	R/W	ベースタイマ制御	01000001	101
RAM(XRAM) (バンク0)	180H-1FBH	R/W	液晶表示メモリ	XXXXXXXX （リセット時は保持）	126
RAM(XRAM) (バンク1)	180H-1FBH	R/W
RAM(XRAM) (バンク2)	180H-185H	R/W

(C)SEGA ENTERPRISES, LTD., 1999